[21a-212B-1~11] 11.5 Junction and circuit fabrication process, digital applications

△ [21a-212B-7] Consideration of latency reduction of AQFP circuits using delayed clocking scheme

〇(M2)Mai Nozoe¹, Naoki Takeuchi^2,3, Christopher Ayala², Yuki Yamanashi^1,2, Nobuyuki Yoshikawa^1,2 (1.Yokohama Natl. Univ., 2.IAS, Yokohama Natl. Univ., 3.JST-PRESTO)

Keywords:QFP, Adiabatic circuit, latency reduction

我々は将来の高性能なコンピュータの実現に向けて、低消費電力性に優れた断熱型量子磁束パラメトロン（AQFP）回路の研究を行っている。AQFP回路を用いた超低電力マイクロプロセッサの実現に向けて、レジスタファイルの開発を行っているが、レイテンシ低減が課題である。本研究では、1 phaseで複数の AQFP 回路を駆動する方法としてAC励起配線の遅延を用いた方法を検討している。講演ではシミュレーションおよび測定結果を報告する。