[21a-CE-1~10] 13.5 Semiconductor devices and related technologies

[21a-CE-5] Effect of Substrate Bias on P/N-Channel Super-Steep SS PN-Body-Tied SOI-FET

〇(M1)Wataru Yabuki¹, Jiro Ida¹, Takayuki Mori¹, Hiroki Endo¹, Syunichi Nakano¹ (1.kanazawa inst of tec.)

Keywords:SOI, substrate bias, new structure

我々は新構造のPN-Body-Tied構造 (PNBT) を提案し、これまでに1 mV/decを下回る非常に急峻なSSを確認している。本稿では、N-channel PNBT SOI-FET (PNBT NMOS)及びP-channel PNBT SOI-FET (PNBT PMOS)における、基板バイアスが急峻なSSに与える影響に関して報告する。特に、PNBT PMOSでは、負の基板バイアスを印加することで初めて非常に急峻なSSが発生することを確認した。