[9a-Z21-1~11] 【CS.8】 Code-sharing Session of 8.3 & 9.2 & 13.6

[9a-Z21-10] Fabrication of InP nanowire vertical tunnel FET

〇Yu Katsumi^1,2, Hironori Gamo^1,2, Junichi Motohisa^1,2, Katsuhiro Tomioka^1,2 (1.Hokkaido Univ., 2.RCIQE)

Keywords:nanowire, InP, tunnel FET

III-V族化合物半導体は移動度の高さからオン電流を増加させ低電圧駆動を可能にする。またナノワイヤ(NW)チャネルは縦型サラウンディングゲート構造を形成でき、オフリーク電流を抑制することが出来る。さらに、トンネル電界効果トランジスタ(TFET)は熱拡散輸送の物理限界を回避できるため、サブスレッショルド係数の急峻化により消費電力を削減することができる。本報告ではInP NWを用いた縦型TFETの作製結果について報告する。