[13a-B401-1~10] 13.7 Compound and power electron devices and process technology

△ [13a-B401-2] Evaluation of surface states in Al₂O₃ / n-type GaN MOS interface by DLTS

〇Keito Aoshima¹, Masahiro Horita^1,2, Jun Suda^1,2, Tamotsu Hashizume³ (1.Nagoya Univ., 2.IMaSS, Nagoya Univ., 3.RCIQE, Hokkaido Univ.)

Keywords:MOS diode, GaN, interface trap

高性能GaN MOSデバイス実現のためにはGaN MOS界面の理解とその制御が重要である。MOS界面準位密度の評価手法の一つとしてDLTS法がある。DLTS法を用いることにより、ターマン法やコンダクタンス法などでは測定することができない、伝導帯下端近傍の浅い界面準位も評価可能である。本研究では、ALD法により作製したAl₂O₃/n型GaN MOSダイオードに対してDLTS測定を行い、界面準位密度の評価を行い、さらに、Post-Metallization Annealing (PMA)処理の有無による界面準位密度の変化を調べたので報告する。