[17a-Z26-1~9] 13.5 デバイス／配線／集積化技術

[17a-Z26-1] Dual Gate PN Body-Tied SOI-FETを用いたニューロン回路の検討

〇森 貴之¹、井田 次郎¹ (1.金沢工大)

キーワード：ニューロモルフィック、SOI MOSFET、steep subthreshold slope