[22a-B202-1~11] 17.3 Layered materials

[22a-B202-4] Consideration of S.S. degradation in natural-hetero tunnel FET

〇Tomohiro Fukui¹, Tomonori Nishimura¹, Kosuke Nagashio¹ (1.Tokyo Univ.)

Keywords:semiconductor, 2D, Tunnel FET

二次元トンネル FET(2D-TFET)には低消費電力動作と高駆動電流の両立が期待されるが，ヘテロ 界面形成時の界面準位の導入等から，現状多くのデバイスで理想的な特性が得られていない．本研究ではこれまでの研究でトンネル電流を確認したp⁺-MoS₂を利用した同一結晶内n-p⁺を，デバイスの構造を n-p⁺-n 型とすることで，全電流に対する n 型導電パスの寄与を高め，存在しうる電流パス を特定し，デバイス設計に対して新たな指針を得ることを試みた．