[15a-B414-1~9] FS.1 フォーカストセッション「AIエレクトロニクス」

[15a-B414-9] 抽出型多数決論理を用いた全結合型イジングマシンのFPGA実装

〇米本 亮哉¹、吉田 朝輝¹、島田 萌絵¹、白樫 淳一¹ (1.東京農工大院工)

キーワード：組み合わせ最適化、FPGA、イジングマシン

近年、組み合わせ最適化問題に特化したイジングマシンが注目を集めている。これまで我々は、イジングマシンのスピン判定論理の１つである抽出型多数決論理（Extraction-Type Majority Voting Logic: E-MVL）を提案してきた。今回、E-MVLをFPGA上で実装し、CPU上でエミュレートしたE-MVLと比較を行うことでE-MVLのハードウェア実装における優位性を検討した。