[A-19] ハードウェアセキュリティ

[A-19-5] 1024bit法のRNSモンゴメリ剰余乗算器における高エネルギーなFPGA実装手法に関する基礎検討

^○芳賀陸雄, 藤本大介, 林優一 (奈良先端大)

この講演は本会「学術奨励賞受賞候補者」の資格対象です。
この講演はキャリアエクスプローラーの掲載を希望しています。

キーワード：RNSモンゴメリ剰余乗算、基底拡張

数百から数千ビットのような大きな値を法とする剰余演算が多用される公開鍵暗号系の高速化手法として、Residue Number Systemモンゴメリ剰余乗算(RNS-MMM)を用いた並列アーキテクチャによるハードウェア実装手法が報告されている。ボトルネックとなる基底拡張(BE)での行列計算において256ビット程度の法ではBE専用のモードを用いて高速化するDual Mode Multiplier(DMM)が提案されている。しかし、耐量子計算機暗号などで用いられる1024ビット程度の法では適用が困難であった。本稿では、BE専用のモードをFp乗算との回路利用量のバランスを考慮することで、RNS-MMMの高エネルギー化について検討を行う。