[AI-1] VLSIハードウエア設計者と教育～半導体大競争時代を生き抜くには～

[AI-1-3] 1桁ナノメートル世代の設計技術革新

安井卓也 (TSMCジャパンデザインセンター)

Keywords:設計手法

ロジックCMOSプロセスのスケーリング(微細化)は鈍化の傾向にあるものの、1桁ノード時代となった現在もなお進行中である。これまで微細化と共に様々な課題に直面してきたが、設計とテクノロジの協調最適化Design Technology Co-Optimization（DTCO）により,面積縮小とその性能向上を実現してきた。本講演では、TSMCが開発した新スタンダードセル構造を一例にその取り組みを紹介する。