[C-12] 集積回路

[C-12-10] Basic Study on Specification of a Package Embedded Magnetic Core Inductor for 50MHz 3V to 0.8V IVR

^○飯尾翼, 松永温加, 佐藤敏郎, 曽根原誠, 宮地幸祐 (信州大)

Keywords:IVR、DC-DC converter、granular magnetic thin film、composite magnetic core

CPUなどへの電源回路であるIVRとして、磁性コンポジットとグラニュラー磁性薄膜のハイブリッドコアインダクタを用いた3V入力1V出力であるパッケージ内蔵高降圧IVRを提案する。アクティブSiインターポーザへの適用を視野に入れ、65nm CMOSプロセスを採用した。高降圧IVRの回路トポロジーを構成し、目標効率を満たすために、回路シミュレーション上でハイブリッドコアインダクタの諸元におけるインダクタンス、直流抵抗、交流抵抗の範囲を探索する。結果として、ハイブリッドコアのサイズを考慮し、目標効率を達成するためのインダクタ諸元の範囲は、L_Pは5nH以上、R_DCとR_AC@50MHzはそれぞれ30mΩ以下、 28.5mΩ以下が好ましい。