[C-12] 集積回路

[C-12-17] A Linear Compact Frequency Detector with Bang-Bang PD

^○兒玉沙恭, 吉村勉 (阪工大)

この講演は本会「学術奨励賞受賞候補者」の資格対象です。

Keywords:周波数比較器、Bang-Bang Phase Detector、Referene-less、CDR-PLL

CDR回路はデジタル通信システムにおいてクロック信号とデータ信号を同期させる回路で、高速伝送を実現するのに不可欠な技術である。手法の一つとしてPhase Locked Loop (PLL)が用いられている。Reference-less CDR-PLLはデータのみでクロック信号を同期させるため、回路を簡素化できることが特徴である。周波数引き込みのデジタル化はより広範囲の引き込みを可能とするが、回路規模が大きくなる。本研究では周波数比較器(FD)に注目し、周波数引き込み範囲をある程度確保しつつ、アナログ回路設計で回路規模を縮小させる。結果としてPRBS7とPRBS31において周波数引き込みができており、十分に引き込み範囲を確保できている。また、回路は簡略化されており、周波数比較器の占有面積と消費電力の削減が見込める。