[C-8] 超伝導エレクトロニクス

[C-8-8] Design Automation of JTL-cell Placements for Cell-Based RSFQ Logic Circuits

鬼頭信貴 (中京大)

Keywords:RSFQ回路、セルベース設計

本稿では配線経路のJTL配線セルによる実現を自動化する手法を提案する．JTL配線は事前に用意された様々な配線セルを，所望の配線経路・配線遅延となるように敷き詰めることにより実現される．従来研究ではレイアウト手法の一部としてこの問題を扱っているが，この問題に対するアルゴリズムはこれまで示されてこなかった．提案する手法は配線経路の集合を入力として与え，それらの配線経路を実現する配線セルによるレイアウトを出力する．配線セルの選び方により遅延時間やジョセフソン接合数が様々に変わるが，これらに対して制約を付けることができる．