

p-ドリフト層を持つ縦型 2DHG ダイヤモンド MOSFET の高絶縁破壊電圧(>580 V)の達成

Achievement of High Breakdown Voltage (>580 V) in Vertical-Type 2DHG Diamond MOSFET by p-drift layer

早大理工¹, 早大材研²

°(B)太田 康介¹, 角田 隼¹, 新倉 直弥¹, 森下 葵¹, 平岩 篤¹, 川原田 洋^{1,2}
Waseda Univ.¹, Kagami Memorial Research Institute for Materials Science and Technology.²

°(B)Kosuke Ota¹, Jun Tsunoda¹, Naoya Niikura¹, Aoi Morishita¹,

Atsushi Hiraiwa¹, Hiroshi Kwarada^{1,2}

E-mail: ok0723@suou.waseda.jp

高出力・高速スイッチング相補型インバータの実現に向けてn型に対応する集積化に適した縦型pチャネルパワーFETの開発が急務である。我々はC-H終端構造及び高温ALD- Al_2O_3 ^[1]により面方位に依存せず誘起される2次元正孔ガス(2DHG)を用いた縦型2DHGダイヤモンドMOSFETを報告^{[1]-[3]}し、高いドレイン電流密度(> 20 kA/cm²^[4], 710 mA/mm^[3])と縦型n-FETsのSiCやGaNに匹敵するオン抵抗(2.5 mΩ·cm²)^[4]を実現してきた。本研究では、p-ドリフト層を備えた(100)縦型2DHGダイヤモンドMOSFETを初めて作製し、現在報告されている縦型ダイヤモンドMOSFETの中で最大の絶縁破壊電圧(V_B : -582 V)を達成したため報告する。Fig.1に作製した縦型デバイスの断面図を示す。p-ドリフト層([B]: $\sim 8 \times 10^{17} \text{ cm}^{-3}$, [N]: $\sim 1 \times 10^{16} \text{ cm}^{-3}$)は、MPCVD法を用いて計4 μm成膜した。本デバイス寸法として、ソース・ゲート間(L_{SG})は3 μm、ゲート・トレンチ間(L_{GT})は4 μm、ゲート・ドレイン間距離(L_{GD})は10 μm、ソース・ドレイン間(L_{SD})は17 μm、ゲート長(L_G)は4 μmとなった。またデバイスアクティブ領域はソース・ソース間距離(L_{SS} : 30 μm)とゲート幅(W_G : 25 μm)の積で定義し、 $7.5 \times 10^{-6} \text{ cm}^2$ となった。Fig.2の I_D - V_{DS} 特性より V_{DS} : -50 V、 V_{GS} : -20 Vにてゲート幅で規格化した最大ドレイン電流密度($I_{D,max}$)は210 mA/mmとなり、アクティブ領域規格では $I_{D,max}$: 1400 A/cm²及びオン抵抗は R_{on} : 23 mΩ·cm²となった。本研究で得られたドレイン電流密度はp-ドリフト層を持たないドリフト層のない平面で同寸法の縦型デバイスと同等の値である^[1]。また、Fig.3に示す通り、高い絶縁破壊電圧(V_B : -582 V)を達成し、平均電界強度は0.6 MV/cmを確認した。この値はp-ドリフト層を持たない同寸法デバイスの絶縁破壊電圧(V_B : -359 V)^[1]よりも遥かに高く、現在報告されている縦型ダイヤモンドFETで最大の値となる。今後、p-ドリフト層の窒素濃度及びボロン濃度を最適化し、ドリフト層を10 μm程度増やすことで、更なる絶縁破壊特性の向上が可能である。また、本デバイス構造にトレンチゲート構造^[4]を導入し、低オン抵抗化を実現させることで、高耐圧かつ低オン抵抗なp型パワートレンチダイヤモンドMOSFETが実現可能となる。

[謝辞]本研究は、文部科学省ナノテクノロジープラットフォーム事業(NIMS 微細加工プラットフォーム)の支援を得た。

[1] N. Oi, H. Kwarada et al., *Sci. Rep.*, vol. 8, Art. No. 10660. (2018)

[2] M. Iwataki, H. Kwarada et al., *IEEE EDL*, 41, p111-114. (2019)

[3] J. Tsunoda, H. Kwarada et al., *Carbon*, in press. (2021)

[4] J. Tsunoda, H. Kwarada et al., *IEEE EDL*, submitted. (2020)




Fig.1 Schematic cross-sectional view of a (100) vertical-type 2DHG diamond MOSFET with p-diamond drift layer.




Fig.2 I_D - V_{DS} characteristic of device at V_{DS} : -50 V and V_{GS} is varied from -20 V 32 V in steps of 4 V.




Fig.3 Breakdown characteristics of device.