

n 型結晶 Si 太陽電池モジュールの電圧誘起劣化における 事前逆バイアス印加の影響

Effect of the prior application of reverse bias on the potential-induced degradation
of n-type crystalline Si photovoltaic modules

北陸先端大, 武 徳欽, Huynh Thi Cam Tu, 大平 圭介

JAIST, Deqin Wu, Huynh Thi Cam Tu, Keisuke Ohdaira

E-mail: s2010221@jaist.ac.jp

緒言: これまで, p 型結晶シリコン(c-Si)太陽電池に関する電圧誘起劣化(PID)の研究がさかんに行われているが, 変換効率が高い n 型結晶 Si 太陽電池の普及が今後も広がると予想され, その PID の研究が急務となっている. これまで我々は, n 型フロントエミッター型(n-FE)c-Si 太陽電池モジュールの PID において, 表面パッシベーション膜中の正電荷の蓄積による表面再結合の増大に起因することを報告した^[1]. 今回我々は, n 型結晶 Si 太陽電池モジュールの PID における事前逆バイアス印加の影響を調査したので報告する.

実験方法: SiN_x/SiO₂ 積層をもつ, 面積は 20×20 mm² の n-FE c-Si セルを白板強化ガラス/EVA/セル/EVA/バックシートの構造でラミネートし, モジュールを作製した. 温度 85 °C, 湿度 <2%RH で, カバーガラス表面に設置した Al 板を基準としてセル側に+1000 V の逆バイアス印加を 5 min 行った後, 逆バイアス印加を行っていない対照試料と共に, セルに-1000 V を印加し, PID 試験を行った.

結果・考察: Fig. 1 に, 初期値で規格化した短絡電流密度($J_{sc}/J_{sc,0}$), 開放電圧($V_{oc}/V_{oc,0}$), 曲線因子(FF/FF_0), 最大出力($P_{max}/P_{max,0}$)の PID 試験時間依存性を示す. J_{sc} , V_{oc} , P_{max} が低下し, その後飽和する傾向が見られる. これは, セルの表面の SiN_x 膜中の正電荷蓄積による表面再結合の増大が原因と考えられる^[1]. 事前逆バイアスにより, SiN_x 膜中にあらかじめ負電荷を蓄積させることで, J_{sc} , V_{oc} , P_{max} の低下を遅延できると予想していたが, 今回の実験では PID の遅延効果は確認できなかった. 事前逆バイアス時間が不足していた可能性もあり, 講演では, 異なる事前逆バイアス時間の結果も報告する予定である.

参考文献: [1] S. Yamaguchi et al., Jpn. J. Appl. Phys. 57, 122301 (2018).




Fig. 1. Performance of n-FE c-Si PV modules with and without prior reverse bias application as a function of PID-stress duration.