

界面欠陥のキャリア捕獲・放出過程を考慮した SiC MOSFET の 3 レベルチャージポンピング特性解析

Analysis of 3 level charge pumping characteristics in SiC MOSFETs
considering carrier trapping and emission processes at interface traps

筑波大数物¹、[○](M2)松谷 優汰¹、矢野裕司¹

Univ. of Tsukuba.¹, [○]Yuta Matsuya and Hiroshi Yano

E-mail: s1920342@s.tsukuba.ac.jp

4H-SiC パワー-MOSFET では、高密度の界面準位が問題となっている。高性能な MOSFET を開発するためには、MOS 界面特性の多角的な評価が重要である。MOSFET を用いた界面評価法にチャージポンピング(CP)法[1]がある。その応用である 3 レベルチャージポンピング(3L-CP)法[2]ではゲートパルスを 3 値とすることで、通常の 2 値の CP 法より界面準位に関する多くの情報が得られる。SiC MOSFET では Si MOSFET では見られない特異な 3L-CP 特性が確認され、界面近傍酸化膜欠陥(NIT)による影響であるという報告をした[3]。今回、界面欠陥へのキャリアの捕獲・放出について SRH 統計[4]に基づいた数式に立ち返り、SiC MOSFET の特異な 3L-CP 特性の解析を試みた。

3L-CP 法では図 1 のような接続を行い、ゲートにパルス電圧を印加する。界面状態が強反転(V_{th})、弱反転~空乏(V_{STEP})、蓄積 (V_L)となるようゲート電圧を 3 段階に変化させ、 V_{STEP} の印加時間 t_{STEP} 変化させた際に基板に流れる CP 電流を測定する。Si MOSFET においては、減少の後一定となる CP 電流が測定される。しかし、SiC MOSFET では電圧がある程度強い反転状態にある場合に、図 2 のように t_{STEP} が長くなるにつれ CP 電流が減少の後増加する特性が観測される。これは NIT の影響と考えられる。NIT への電子捕獲は界面準位からのトンネリングにより起こるため、界面からの距離に応じて捕獲時定数は長くなる。そのため、NIT への電子捕獲により t_{STEP} の増加とともに CP 電流が増加すると考えられる。

ここで、SRH 統計について考える。SRH 統計は確率論に基づく反応速度式である。欠陥への電子・正孔の捕獲・放出の 4 過程を想定している。

欠陥の電子占有率 f を 4 過程に基づいて考えると、電子放出・正孔捕獲では f が減少する方向に働き、電子捕獲・正孔放出では f が増加する方向に働く。これらの関係性から f の時間変化に伴う微分方程式を導出し、時間変化に関する欠陥の電子占有率 $f(t)$ を求めた。 $f(t)$ はゲート電圧により誘起するキャリア密度と捕獲断面積に依存する。

欠陥の電子占有率はその時間依存性により平衡状態と非平衡状態に分けられる。界面準位(D_{it})ではその電子占有率の平衡状態に到達する時間が短い。しかし、NIT では界面からの位置が離れるほど平衡状態に達するまでの時間は指数関数的に長くなる。そのため、 V_{STEP} 印加時において、界面準位は平衡状態に、NIT は非平衡状態になることがある。その際に t_{STEP} を長くすると、非平衡状態である NIT への電子捕獲が発生し、結果として観測される CP 電流も増加する。本研究では、実測と計算で用いたパルス波形をできる限り揃え、CP 電流の算出を行った。 D_{it} 、NIT それぞれの影響を見積もった結果を図 3 に示す。図 3 では、NIT を界面から酸化膜内 0-2 nm の範囲で $1 \times 10^{19} \text{ cm}^{-3} \text{ eV}^{-1}$ の密度で均一に、 D_{it} を $1 \times 10^{11} \text{ cm}^{-2} \text{ eV}^{-1}$ の密度で均一に存在する欠陥と仮定して CP 電流への寄与を求めた。表面ポテンシャルは、 $V_{STEP} = 0 \text{ V}$ 付近に相当する。図 3 によると、NIT では $10 \mu\text{s}$ 程度から CP 電流が増加していることが分かる。このように、欠陥の電子占有率を計算することで、NIT に由来する SiC MOSFET の特異な 3L-CP 特性を再現することができた。

[1] G. Groeseneken *et al.*, IEEE T-ED, **31**, 42 (1984). [2] N. S. Saks *et al.*, IEEE EDL, **11**, 339 (1990). [3] Y. Matsuya *et al.*, ICSCRM, We-P-30 (2019). [4] W. Shockley *et al.*, Phys. Rev, **87**, 835, (1952).




Fig. 1: 3L-CP法の接続とゲートパルス波形




Fig. 2: 3L-CP電流の t_{STEP} 依存性




Fig. 3: 欠陥の電子占有率より計算した 3L-CP 電流の t_{STEP} 依存性