[17p-Z26-1~15] 13.5 デバイス／配線／集積化技術

△ [17p-Z26-12] InAs/Ni-InAs間のコンタクト抵抗率とその評価法に関する実験的検討

〇(M2)竹安 淳¹、隅田 圭¹、トープラサートポン カシディット¹、竹中 充¹、高木 信一¹ (1.東大院工)

キーワード：InAs、接触抵抗、TLM

Ni-InAs source/drain (S/D) nMOSFETは低温プロセスでS/Dを形成できること、InAsが金属と負のショットキーバリア高さを示す為に接触抵抗が低いこと等から3次元集積CMOSに有望な技術として期待されている。本研究ではコンタクト抵抗を測定する為の従来のテスト構造であるMulti-Sidewall TLMを改良し測定精度を向上した構造をInAs-OI上で作製した。測定結果を理論計算と比較することで、InAs/Ni-InAsにおいてバリアフリーの界面が実現され、極めて低いコンタクト抵抗が実現されることを示した。