The 79th JSAP Autumn Meeting, 2018

Presentation information

Oral presentation

13 Semiconductors » 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

[19a-233-1~11] 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

Wed. Sep 19, 2018 9:00 AM - 12:00 PM 233 (233)

Reo Kometani(Univ. of Tokyo)

10:00 AM - 10:15 AM

[19a-233-4] Second-Phase Evaluation of Minority Carrier Lifetime in FZ-Si Affected by Si-IGBT Process

〇(M2)Hiroto Kobayashi1, Ryo Yokogawa1,2, Kosuke Kinoshita1, Yoichiro Numazawa1, Atsushi Ogura1, Shin-ichi Nishizawa3, Takuya Saraya4, Kazuo Ito4, Toshihiko Takakura4, Shinichi Suzuki4, Munetoshi Fukui4, Kiyoshi Takeuchi4, Toshiro Hiramoto4 (1.Meiji Univ., 2.JSPS Research Fellow DC, 3.Kyushu Univ., 4.Tokyo Univ.)

Keywords:Insulated Gate Bipolar Transistor, Lifetime, Silicon

Si-IGBT製造工程において、ゲート酸化後のプロセス温度の高い主工程としては、Bベース層およびPエミッタ層の活性化処理がある。我々は前回、ゲート酸化工程によりSi/SiO2界面に界面準位が発生し、キャリアライフタイムを低下させることを報告した。今回はゲート酸化後に上記活性化処理工程を経た基板を光導電率減衰測定およびC-V測定により評価し、活性化処理により界面準位等の特性が変化することを見出したので報告する