[9p-S221-1~15] 13.5 デバイス／配線／集積化技術

[9p-S221-5] Trap-Assisted Tunnelingを活用したTunnel-FET：“TAT-FET”のデバイス物理

〇宝玉 充¹、久木田 健太郎¹、上地 忠良¹、泉田 貴士¹、谷本 弘吉¹、青木 伸俊¹、尾上 誠司¹ (1.東芝メモリ)

キーワード：トンネルFET、トラップ補助型トンネリング、小さいポーラロン

Band-to-Band Tunneling (BTBT)を活用したTunnel-FETは、低電圧動作に適した急峻スイッチング素子の候補として期待されており、精力的に研究開発が進められている。その一方で、BTBTに似た現象としてTrap-Assisted Tunneling (TAT)も広く知られており、こちらのTATをBTBTの代わりに活用するTunnel-FET、言わば“TAT-FET”も、すでに検討が始まっている。ただし、TAT-FETの原理については、まとまった報告がなされていないのが実情である。これを受けて、本報告ではTAT-FETの原理について改めて検討し、我々が目指すべきTAT-FETに適したトラップとはどのようなものなのか、そして逆にTAT-FETに適さないトラップとは何なのかを、あくまでもデバイス物理のレヴェルで明確化する。