[17a-A403-1~10] 13.5 デバイス／配線／集積化技術

[17a-A403-8] セル面積極小化に向けた3D CFET SRAMの開発

〇張 文馨¹、余 心仁^2,3、洪 子杰^2,4、李 耀仁^2,4、趙 天生⁴、王 永和³、前田 辰郎¹ (1.産総研、2.台湾半導体研、3.台湾成功大、4.台湾陽明交通大)

キーワード：CFET、SRAM、CMOS