The 76th JSAP Autumn Meeting, 2015

Presentation information

Oral presentation

13 Semiconductors » 13.4 Si wafer processing /MEMS/Integration technology

[13p-1C-1~15] 13.4 Si wafer processing /MEMS/Integration technology

Sun. Sep 13, 2015 1:15 PM - 5:15 PM 1C (135)

座長:鉄田 博(日新イオン機器),上野 和良(芝浦工大)

2:00 PM - 2:15 PM

[13p-1C-4] CMOSFET Fabrication by Minimal Spin-on Dopant Process

〇Kazuhiro Koga1,2, Fumito Imura1,2, Yuji Kitayama2, Sommawan Khumpuang1,2, Shiro Hara1,2 (1.AIST, 2.MINIMAL)

Keywords:Minimal,Spin-on Dopant

一般的なボロンとリンの液体ドーパントを用い塗布、熱拡散させるシンプルなプロセスにて、AlゲートCMOSインバータ試作を検討した。n型Si基板上のpウエル形成において、ボロン拡散の高温化にて表面濃度を高くし、n-MOSの閾値電圧をp-MOSと同程度にすることができた。また、p-MOSのゲート幅を最適化し、n-MOSとp-MOSの電流値を合わせることにより、閾値電圧が入力電圧のほぼ半分の正常なインバータを試作した。