10:15 〜 10:30 [8a-C18-6] 急峻サブスレッショルドスロープPN-Body Tied SOI FETの最適化に向けたMOS-Gated Thyristorの電圧ベース等価回路モデル 〇(M2)植田 大貴1、竹内 潔1、小林 正治1、平本 俊郎1 (1.東大生研)