[15a-P11-1~15] 16.3 Bulk, thin-film and other silicon-based solar cells

[15a-P11-9] Establishment of conditions in a cell-level potnetial-induced degradation test

〇Seira Yamaguchi¹, Keisuke Ohdaira¹ (1.JAIST)

Keywords:Potential-induced degradation, Silicon photovoltaics, Reliability

近年開発された太陽電池セルレベルでのPID試験におけるp型c-Si太陽電池セルの劣化挙動について報告する．ガラス／EVA／セルという積層構造を作製し，ラミネートを行わずにガラスからセルに対して負バイアスを印加したところ，並列抵抗の減少が観察された．しかしながら，同等の条件で行ったモジュールレベルのPID試験と比べて減少の程度が非常に小さく，典型的な劣化挙動をうまく再現するためには試験条件を詳細に検討する必要がある．