[16a-412-1~10] 13.5 デバイス／集積化技術

[16a-412-9] CP法によるSOI裏面界面準位密度の評価

〇武田 和馬¹、井田 次郎¹、林 拓郎¹、細野 竜太郎¹、新井 康夫² (1.金工大工、2.高エネ研)

キーワード：CP法、SOI、界面準位

SOIMOSFETのBOX層裏面に存在する界面準位を測定するためにテストデバイスを作成した。また、厚膜でCP法を適応させるためにシミュレーションを行い表面ポテンシャルの変化量を調べた。テストデバイスでCP法を用いてBOX層裏面に存在する界面準位を測定した。