[19p-432-1~8] 3次元積層集積デバイスによる半導体集積回路技術の進展と展望

[19p-432-7] 画素並列信号処理３層構造イメージセンサの設計

〇後藤 正英¹、本田 悠葵¹、渡部 俊久¹、萩原 啓¹、難波 正和¹、井口 義則¹、更屋 拓哉²、小林 正治²、日暮 栄治²、年吉 洋²、平本 俊郎² (1.ＮＨＫ技研、2.東大)

キーワード：イメージセンサ、A/D変換回路、3次元集積化

超高精細と高フレームレートとを両立できる次世代のイメージセンサを目指して、画素並列信号処理を行う３次元構造イメージセンサの研究を進めている。今回、３層構造センサの設計に取り組み、画素面積を最小化するため、電極を同軸上に重ねるスタックビア構造を考案するとともに、中間層と下層のレイアウトを共通にして設計・試作の効率化を図った。シミュレーションにより信号処理動作を確認し、センサの動作実証に見通しを得た。