[19p-C302-1~18] 13.7 Compound and power electron devices and process technology

[19p-C302-18] Threading dislocation reduction in selectively grown GaN for applications to three dimensional channel transistors

〇Takuya Hamada¹, Hiroki Kuroiwa¹, Tokio Takahashi², Toshihide Ide², Mitsuaki Shimizu², Takuya Hoshii¹, Kuniyuki Kakushima¹, Hitoshi Wakabayashi¹, Hiroshi Iwai¹, Kazuo Tsutsui¹ (1.Tokyo Tech, 2.AIST)

Keywords:Selective area growth, GaN FinFET, Threading dislocation reduction

GaN系半導体では，選択成長を用いたELO技術によってヘテロ成長由来の転位の低減が報告されている。この選択成長GaNを立体チャネルトランジスタに応用できれば，結晶性の改善に基づく性能の向上が期待される。今回，GaN/Sapphire基板上にストライプパターンのSiNをマスクとして選択成長させたGaNの立体構造を断面TEM観察した。その結果，開口幅100nmのマスクにおいて基板からの貫通転位の侵入が妨げられ，選択成長層部での転位の低減が確認された。