[18p-B11-1~14] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

[18p-B11-8] GeOI Technology for Monolithic 3D CMOS integration

〇Tatsuro Maeda¹, Hiroyuki Ishii¹, Wen Hsin Chang¹, Toshifumi Irisawa¹, Yuichi Kurashima¹, Hideki Takagi¹, Noriyuki Uchida¹ (1.AIST)

Keywords:germanium, CMOS, Monolithic 3D

M3D Ge-CMOSに向けたフルウエハースケールでの積層化と薄膜化されたGe層の電子物性と結晶性等を評価したので報告する。