[20p-C213-1~14] 11.5 接合，回路作製プロセスおよびデジタル応用

[20p-C213-10] 回路面積を減じた単一磁束量子NOTゲートの設計及びエラーレートの評価

〇山崎 洸生¹、島田 宏¹、水柿 義直¹ (1.電通大院 情報理工)

キーワード：単一磁束量子、エラーレート