[10p-S223-1~11] 11.5 接合，回路作製プロセスおよびデジタル応用

[10p-S223-7] 1-Gb Josephson-CMOSハイブリッドメモリに向けた超伝導ナノ構造ラインドライバの検討

〇佐野 京佑¹、丸山 晃平¹、田中 雅光¹、山下 太郎^1,2、井上 真澄³、藤巻 朗¹ (1.名大工、2.JSTさきがけ、3.名城大理工)

キーワード：超伝導

ギガビットクラスのJosephson-CMOSハイブリッドメモリを実現する上で、単一磁束量子回路-CMOSメモリセル間の電流/電圧変換部の消費電力がボトルネックとなっている。単一素子で高いトランスレジスタンスを有する超伝導ナノ構造トランジスタをラインドライバとして用いることで本課題が解決可能であると期待されている。今回、1-Gbハイブリッドメモリを目標とし、超伝導ナノ構造ラインドライバへの要求を明らかにし、実際に作製・評価を行った。