[10p-W833-1~17] 16.1 基礎物性・評価・プロセス・デバイス

[10p-W833-14] 100 nm以下 二端子メモリ評価用素子の作製

〇福岡 諒¹、徳平 弘毅¹、小松 克伊¹、松尾 浩司¹、田中 秀¹、須藤 岳¹、大内 和也¹ (1.東芝メモリ)

キーワード：二端子メモリ素子

二端子抵抗型メモリの更なる大容量化を短期間に実現するため、様々な新規メモリ材料における10 nmスケールまでの開発を、短い工期で試作可能なTEG (Test Element Group)を用意して行う必要がある。そこで、10 nmオーダーの評価が可能なmushroom-TEGを作製した。また、スイッチング電圧にばらつきを生じさせる要因として、下部電極と層間膜の境界の段差箇所における電界集中の影響があることを断面TEM像およびシミュレーションから明らかにした。