The 81st JSAP Autumn Meeting, 2020

Presentation information

Symposium (Oral)

Symposium » Recent Progress in Nonvolatile Memory technologies - Spintronic, Phase-change, Resistive and Ferroelectric-

[9p-Z08-1~7] Recent Progress in Nonvolatile Memory technologies - Spintronic, Phase-change, Resistive and Ferroelectric-

Wed. Sep 9, 2020 1:30 PM - 5:20 PM Z08

Ryosho Nakane(Univ. of Tokyo), Satoshi Iba(AIST), Hiromi Yuasa(Kyushu univ.)

3:45 PM - 4:15 PM

[9p-Z08-5] Non-volatility logic-gates using voltage control spintronics memories for binary neural network

Hiroaki Yoda1, Kei Yakushiji2, Akio Fukushima2 (1.Spin-Orbitronics Technologies, Inc., 2.Spintonics Research Center, AIST)

Keywords:spin, MRAM, logic-gate

近年、バイナリニューラルネットワークを用いた深層学習技術が実用化されています。この技術では、頻繁な積和演算の実行と、メモリへのデータの頻繁な保存が必要となります。 しかし、転送バンド幅の不足や電力消費の増加により、既存のデバイスで、これに対応することが困難となっています。もし、ひとつのデバイスで演算機能とデータ保存機能を行えれば、上述の多くの問題を解消できます。これを可能とするのが、図1に示す電圧制御型スピントロニクスメモリです。この不揮発メモリセルでは、CT1端子とCT2端子に入力信号1をVT1端子とVT2端子に入力信号2を入力し、2つのMTJの記憶層の磁化方向を書き変えることで積和演算(XNOR)の実行が可能です[1], [2]。講演では、XNOR演算機能を実行させる手順等の詳細に関して説明します。