[12p-N403-1~14] 11.5 Junction and circuit fabrication process, digital applications

[12p-N403-8] Demonstration of a stochastic computing-based multiplier-accumulator using adiabatic quantum-flux-parametron logic

〇(M2)Wenhui Luo¹, Naoki Takeuchi^2,3, Olivia Chen⁴, Nobuyuki Yoshikawa^1,3 (1.Yokohama Natl. Univ., 2.RCECT, AIST, 3.IAS, YNU, 4.Tokyo City Univ.)

Keywords:superconductor, stochastic computing

本研究では低電力なストカスティック演算（SC）ベースのディープニューラルネットワーク（DNN）を構築するため、断熱量子磁束パラメトロン（AQFP）回路を用いた積和演算器（MAC）を提案する。SC-MACは、ストカスティクナンバージェネレータ（SNG）、掛け算を表現するANDゲートアレーと足し算を表現するマルチプレクサ（MUX）で構成される。SNGは、SCを行うため、真性乱数を利用し、確率変換回路（PCC）を用いて二進数x_iおよびw_iを対応する乱数列に変換する。ANDゲートとMUXで算術演算を行うことで、演算回路の面積を大幅に低減でき、大規模DNNの実現が可能である。AIST HSTPを使用して4入力MACを設計および作製し、実験によりSNGを評価してMACの動作を実証した。