[13a-S101-1~10] FS.1 フォーカストセッション「AIエレクトロニクス」

[13a-S101-1] シミュレーティッド・アニーリングに向けたコンピュテーション・イン・メモリのReRAMデバイスのエラー評価

〇三澤 奈央子¹、松井 千尋¹、竹内 健¹ (1.東大工)

キーワード：ReRAM、コンピュテーション・イン・メモリ、シミュレーティッド・アニーリング

組合せ最適化問題を効率的に解くため、シミュレーティッド・アニーリング（SA）を用いた、高速かつ低消費電力であるReRAM（Resistive Random Access Memory）のコンピュテーション・イン・メモリ（CiM）が注目されている。しかし、ReRAMデバイスは、書き換え回数によりBit-error rate, BERが増える。本論文では、ReRAMを高信頼化し、SAアルゴリズムをReRAM CiMにマッピングすることで、組合せ最適化問題を解く。ReRAM CiMの量子ビット数とBERの影響を、最適解を得る確率にて評価する。