The 69th JSAP Spring Meeting 2022

Presentation information

Oral presentation

13 Semiconductors » 13.5 Semiconductor devices/ Interconnect/ Integration technologies

[23a-E307-1~11] 13.5 Semiconductor devices/ Interconnect/ Integration technologies

Wed. Mar 23, 2022 9:00 AM - 12:00 PM E307 (E307)

Kimihiko Kato(AIST)

11:45 AM - 12:00 PM

[23a-E307-11] A Study on improvement of output characteristics of tunnel FET with p-n-i-n structure

〇Riku Fujii1, Koki Endo1, Yan Wu1, Yoshihiro Takahashi1 (1.Nihon Univ.)

Keywords:Tunnnel FET

TFETにおけるID-VD特性の立ち上がりは,従来のMOSFETに比べ緩やかであり,CMOS回路に適用した際にスイッチング時間の増大を招く.そこで,ID-VD特性の立ち上がり特性改善を目的に,TFETのSource-Body界面にn形領域(Pocket領域)を形成したp-n-i-n構造を適用し,デバイスシミュレーションを用いて検討を行った.