[23p-D214-1~19] 11.5 Junction and circuit fabrication process, digital applications

[23p-D214-9] Design and evaluation of a stochastic memory using a superconductor storage loop

〇(D)Wenhui Luo¹, Naoki Takeuchi^2,3, Olivia Chen⁴, Nobuyuki Yoshikawa^1,3 (1.Yokohama Nat'l Univ, 2.RCECT, AIST, 3.IAS, YNU, 4.Tokyo City Univ.)

Keywords:superconductor, stochastic memory

本研究では低電力なストカスティック演算 (SC)ベースのディープニューラルネットワーク(DNN)を構築するため、ストカスティック数を読み書きできるようなストカスティックメモリを提案する。ストカスティックメモリは、AQFP/RSFQインターフェース、ストレージループと AQFPバッファチェーンで構成される。ストレージループを流れる電流の大きさと向きを制御可能であり、AQFPバッファが1を出力する確率を調整できる。これにより、特定の確率で 1を出力するストカスティックビットストリームを生成できる。
AIST HSTPを使用してストカスティックメモリを設計および作製し、実験的に評価した。