[24a-E302-1~13] CS.9 13.7 化合物及びパワーデバイス・プロセス技術・評価、15.6 IV族系化合物（SiC）のコードシェアセッション

[24a-E302-9] DLTSによるSiO₂/GaN界面およびSiO₂膜中トラップ準位の評価

〇小川 慎吾¹、溝端 秀聡²、小林 拓真²、志村 考功²、渡部 平司² (1.東レリサーチセンター、2.阪大院工)

キーワード：GaN、DLTS、トラップ準位

GaN-MOSデバイスにおけるSiO₂/n-GaN界面近傍のトラップ準位をDLTSにより詳細に調べた。As-depo.試料では伝導帯端から0.3 eV付近に電子トラップ準位（E1）が特徴的に認められた。DLTS測定時のパルス時間を長くするとE1強度が増大したため、E1はSiO₂/GaN界面だけでなく、SiO₂膜側にも分布を持つトラップ準位の情報を含む可能性がある。アニール後はDLTSスペクトル強度が顕著に低減したため、トラップ準位は界面準位密度換算で1×10¹⁰ cm^-2eV^-1程度まで低減したことがわかった。