[25p-P11-1~16] 13.7 化合物及びパワーデバイス・プロセス技術・評価

[25p-P11-5] 界面酸化層形成抑制によるGaN/SiO₂ホールトラップ低減検討

〇近藤 剣¹、上野 勝典¹、田中 亮¹、高島 信也¹、江戸 雅晴¹ (1.富士電機)

キーワード：半導体、MOS界面

GaN/SiO₂界面のホールトラップを低減する手段として、第一原理計算から界面Ga-O結合を低減することが有効と予測された。また、高濃度p層上でホールトラップの少ない界面を実現した報告もされている。そこで界面酸化層形成を抑制するSiO₂成膜手法を抽出し、p層濃度と組み合わせたMOSキャパシタを作製してCV測定を行った。ホールトラップへの界面酸化層、p層濃度の影響が観察されたため報告する。