Improved electrical properties of charge trap flash memories having a patterned surface in a Si<sub>3</sub>N<sub>4</sub> trap layer

2011 International Conference on Solid State Devices and Materials

2011年9月27日〜 2011年9月30日
Aichi Industry & Labor Center (WINC AICHI), Nagoya, Japan

H. M. An¹、J. W. Yang¹、H. D. Kim¹、J. W. Son²、W. J. Cho²、T. G. Kim¹ (1.Korea Univ.、2.Kwangwoon Univ. , Korea)