[13p-A23-1~10] 13.5 デバイス／集積化技術

[13p-A23-3] ２層２次元InAs薄膜FETにおけるフローティングゲートメモリ効果

〇眞方山 貴也¹、加納 伸也¹、竹井 邦晴²、Steven Chuang²、Ali Javey²、雲見 日出也³、細野 秀雄^{1, 3, 4}、真島 豊^{1, 3} (1.東工大応セラ研, 2.カリフォルニア大バークレー校, 3.東工大元素センター, 4.東工大フロンティア)

キーワード：電界効果型トランジスタ、Ⅲ-Ⅴ族半導体