[18p-PB2-1~7] 13.4 Si系プロセス・Si系薄膜・配線・MEMS・集積化技術

△ [18p-PB2-3] MEMS加速度センサにおける時間ドメイン容量検出回路の統合設計モジュールの検討

〇折原 恒祐¹、古賀 達也¹、道正 志郎¹、伊藤 浩之¹、山根 大輔¹、小西 敏文²、飯田 慎一²、石原 昇¹、町田 克之¹、益 一哉¹ (1.東京工業大学、2.NTT-AT)

キーワード：時間ドメイン容量検出回路、MEMS加速度センサ、CMOS-MEMS

我々はこれまで，積層メタル技術によるAu錘を用いたMEMS加速度検出デバイスや，静電容量の時間ドメインセンシングにより，小型・高分解能なMEMS加速度センサの検討を行ってきた。本研究では，CMOS-MEMS加速度センサの設計を目的として，統合設計モジュールのための時間ドメイン容量検出回路モジュールを検討したので報告する。