14:15 〜 14:30 [19p-E305-3] 室温OER-CVDで成膜したSiO2膜におけるプロセス条件の影響 〇萩原 崇之1、亀田 直人1、三浦 敏徳1、森川 良樹1、花倉 満1、小杉 亮治2、中村 健2、野中 秀彦2 (1.明電舎、2.産総研)