[18p-B11-1~14] 13.5 デバイス／配線／集積化技術

△ [18p-B11-3] 65 nm thin BOX FDSOI での急峻SS“PN-Body-Tied SOI-FET”特性確認

〇大松 啓太¹、井田 次郎¹、山田 拓弥¹、森 貴之¹ (1.金沢工大工)

キーワード：極低消費電力デバイス、スティープ・スロープ・デバイス、SOI-FET

我々は極低消費電力LSI実現のために新構造デバイスとして“PN-Body-Tied (PNBT) SOI-FET” を提案し，1mV/dec を切る非常に急峻なSS を報告している．今までは 200nmSOI 技術を使っていたが，今回，初めて65 nm thin BOX FDSOI process でPNBT SOI-FETを試作し，1mV/decを切る急峻なSS を確認した．