[24a-E103-1~13] 13.4 Si系プロセス・Si系薄膜・MEMS・装置技術

[24a-E103-9] ミニマルファブによるシリコン貫通電極のプロセス開発

〇居村 史人¹、田中 宏幸¹、大澤 孝治²、髙野 拓郎²、鐘堂 健三²、寺澤 靖雄²、クンプアン ソマワン^1,3、原 史朗^1,3 (1.産総研、2.ニデック、3.ミニマルファブ)

キーワード：ミニマルファブ、3次元集積、シリコン貫通電極

近年、3次元積層チップの研究開発が広く進められている。この3次元積層チップ間は、シリコン貫通電極(TSV: Through Si Via)で電気的に接続される。これまでに、ミニマルファブでは、ミニマルSi深掘り(DRIE)装置を開発し、Siエッチング側面が滑らかなスキャロップフリーのプロセス技術が開発されている。そこで、今回は、このスキャロップフリーボッシュプロセスを用いたTSV形成プロセスを開発したので、それについて報告する。