[18a-A19-1~13] 13.3 Siプロセス・配線・MEMS・集積化技術

[18a-A19-13] ３次元構造撮像デバイスの実現に向けた画素回路の試作

^○後藤正英¹，萩原啓¹，井口義則¹，大竹浩¹，更屋拓哉²，日暮栄治²，年吉洋²，平本俊郎² (NHK技研¹，東大²)

キーワード：イメージセンサ,3D積層,SOI