The 77th JSAP Autumn Meeting, 2016

Presentation information

Poster presentation

13 Semiconductors » 13.5 Semiconductor devices and related technologies

[14p-P6-1~11] 13.5 Semiconductor devices and related technologies

Wed. Sep 14, 2016 1:30 PM - 3:30 PM P6 (Exhibition Hall)

1:30 PM - 3:30 PM

[14p-P6-2] Evaluation of Si single-electron transistor with multiple gates

Takahumi Uchida1, Atsushi Tsurumaki-Fukuchi1, Masashi Arita1, Akira Fujiwara2, Yasuo Takahashi1 (1.IST. Hokkaido Univ., 2.NTT Basic Research Labs.)

Keywords:single electron, silicon, quantum dot

単電子トランジスタ(single-electron transistor: SET)は、低消費電力かつ高集積化が可能なデバイスとして期待されている。これまで、我々は、パターン依存酸化法を用いて作製したSi-SETにおいて、トップゲートとバックゲートを用い、上下からの電界によって実効的なクーロン島のサイズが変化し、ゲート容量などが変化することを明らかにしてきた。今回の研究では、クーロン島の両端にゲート電極を取り付け、左右からの電界がクーロン島の特性に及ぼす影響について評価した。