[20a-S423-1~9] 13.4 Si系プロセス・Si系薄膜・配線・MEMS・集積化技術

△ [20a-S423-1] DRAMリテンション測定を用いた3DIC局所曲げ応力の影響評価

〇谷川 星野¹、木野 久志²、福島 誉史¹、田中 徹^1,3 (1.東北大院工、2.東北大学際研、3.東北大院医工)

キーワード：DRAM、三次元集積回路、応力

微細化に依存しないICの高性能化を実現する技術として、積層した複数のICチップ間をTSVと金属マイクロバンプによって電気的に接続する3DICが注目されている。
しかし、3DICは積層したICチップ間に注入した接着剤の熱硬化収縮に起因した局所曲げ応力が発生し、ICの特性を変化させることが懸念されている。
筆者らはこれまで積層チップ間の接着剤に起因した局所曲げ応力の評価方法としてプレーナ型MOSキャパシタを有するDRAMセルアレイを用いた手法を提案してきた。本研究ではDRAMの”0”リテンション及び”1”リテンション時間をそれぞれ測定することで局所曲げ応力が半導体デバイスに与える種々の影響の詳細分析を試みた。