[8a-C18-1~12] 13.5 デバイス／集積化技術

[8a-C18-6] 急峻サブスレッショルドスロープPN-Body Tied SOI FETの最適化に向けたMOS-Gated Thyristorの電圧ベース等価回路モデル

〇(M2)植田 大貴¹、竹内 潔¹、小林 正治¹、平本 俊郎¹ (1.東大生研)

キーワード：急峻サブスレッショルドスロープ、PN-Body Tied SOI FET、MOS-Gated Thyristor