The 78th JSAP Autumn Meeting, 2017

Presentation information

Poster presentation

13 Semiconductors » 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

[8p-PA2-1~19] 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

Fri. Sep 8, 2017 1:30 PM - 3:30 PM PA2 (P)

1:30 PM - 3:30 PM

[8p-PA2-12] Low Loss Dual Band Impedance Matching Circuit using MEMS Process

Haruichi Kanaya1, Yuki Yamashita1, Kota Tsugami1, Atsuhiro Hamasawa1 (1.Kyushu Univ.)

Keywords:MEMS, RF circuit

高周波回路においては、効率よく負荷に電力を供給するために、入出力部にインピーダンス整合回路を接続することが必須である。MEMSプロセスにおいては、CMOSプロセスに比べ、メタル層の厚膜化が可能であるため低損失化が可能となる。本研究では、フィルタ理論を応用した分布定数型インピーダンス整合回路を提案し、CMOS低雑音増幅器のためのMEMSプロセスを用いた、2.4GHz/5GHzデュアルバンドインピーダンス整合回路を開発した。