The 64th JSAP Spring Meeting, 2017

Presentation information

Oral presentation

13 Semiconductors » 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

[16a-E206-1~13] 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

Thu. Mar 16, 2017 9:00 AM - 12:15 PM E206 (E206)

Masato Sone(Titech), Masahide Goto(NHK)

12:00 PM - 12:15 PM

[16a-E206-13] Electrical Characteristics of Half-Inch Sized Package Fabricated by Minimal Fab

Fumito Imura1,2, Takuya Koga2, Michihiro Inoue1, Arami Saruwatari1,2, Sommawan Khumpuang1,2, Shiro Hara1,2 (1.AIST, 2.Minimal Fab)

Keywords:Minimal Fab

我々は、ミニマルファブの前工程とパッケージング工程を統合化した、前工程-後工程統一システムのモデルを創出し、このシステムモデルを具現化するためのハーフインチサイズパッケージの開発を進めてきた。今回、ミニマルファブで作製した半導体デバイス形成後のハーフインチウェハについてBGA(Ball Grid Array)パッケージングプロセスを行い、パッケージング後の半導体デバイスの電気的特性を評価したので報告する。