The 79th JSAP Autumn Meeting, 2018

Presentation information

Oral presentation

13 Semiconductors » 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

[21p-233-1~14] 13.4 Si wafer processing /Si based thin film /Interconnect technology/ MEMS/ Integration technology

Fri. Sep 21, 2018 1:00 PM - 4:45 PM 233 (233)

Kuniyuki Kakushima(Tokyo Tech), Yan Wu(Nihon University)

2:30 PM - 2:45 PM

[21p-233-7] Techniques to improve the grooved pattern through silicon via etching process with minimal ICP deep trench etcher

Hiroyuki Tanaka1,2, Hisato Ogiso1,2, Shizuka Nakano1,2, Yoshiyuki Nozawa2,3, Toshihiro Hayami2,3, Sommawan Khumpuang1,2, Shiro Hara1,2 (1.AIST, 2.MINIMAL, 3.SPPT)

Keywords:Through Silicon Via, minimalfab, Bosch Process

ミニマルファブにおけるSi基板深掘りエッチングにボッシュプロセス開発を行っている。高アスペクト比加工を行う際、エッチング進行とともにエッチングレートや加工形状が定常を保てない問題があった。今回、どのパラメータを制御したらよいか、どのような物理量が高アスペクト比エッチングに作用するのかを検討した。その結果、真空度、Bias Duty比、サイクルタイムなど縦方向のエッチングを途中で強化すると効果的と判った。