The 65h JSAP Spring Meeting, 2018

Presentation information

Oral presentation

13 Semiconductors » 13.3 Insulator technology

[17a-F206-1~13] 13.3 Insulator technology

Sat. Mar 17, 2018 9:00 AM - 12:30 PM F206 (61-206)

Masao Inoue(Renesas), Takanobu Watanabe(Waseda Univ.)

12:15 PM - 12:30 PM

[17a-F206-13] Evaluation of Si Nanowire MOS Capacitor Using High-k Materials

Ryota Nezasa1, Yasuyoshi Kurokawa1, Noritaka Usami1 (1.Nagoya Univ.)

Keywords:Si nanowire, high-k, Capacitor

Siナノワイヤ(SiNW) MOSキャパシタは、3次元ナノ構造の非常に大きな表面積を利用することにより、平板のMOSキャパシタと比べて大きな静電容量を得ることができる。現状でSiNW MOSキャパシタの誘電膜には低誘電率材料であるSiO2とAl2O3が用いられているが、より大きな誘電率を持つ誘電膜をSiNW MOSキャパシタに適用した報告はまだ無い。本実験では、比較的大きな誘電率を持つTiO2をSiNW MOSキャパシタの誘電膜として利用し、その知見を得ることを試みた。